Ci-dessous, les différences entre deux révisions de la page.
Les deux révisions précédentes Révision précédente Prochaine révision | Révision précédente | ||
mne-a [2015/06/19 09:08] dabrowski |
mne-a [2020/10/21 11:27] (Version actuelle) |
||
---|---|---|---|
Ligne 1: | Ligne 1: | ||
- | [[mne-a_trad|{{ : | + | [[mne-a_trad|{{ : |
==== Architectures analogique et numérique dans les circuits intégrés==== | ==== Architectures analogique et numérique dans les circuits intégrés==== | ||
---- | ---- | ||
Ligne 7: | Ligne 7: | ||
=== Objectifs de l' | === Objectifs de l' | ||
\\ | \\ | ||
+ | {{ : | ||
Acquérir les bases de la conception d’un circuit intégré analogique. | Acquérir les bases de la conception d’un circuit intégré analogique. | ||
Etude, conception et dimensionnement d'une bibliothèque de cellules logiques pré-caractérisées en technologie CMOS. | Etude, conception et dimensionnement d'une bibliothèque de cellules logiques pré-caractérisées en technologie CMOS. | ||
Ligne 14: | Ligne 15: | ||
\\ | \\ | ||
**Partie 1 : Architectures numériques de base** (10H) \\ | **Partie 1 : Architectures numériques de base** (10H) \\ | ||
+ | |||
* Architectures des cellules numériques de base | * Architectures des cellules numériques de base | ||
* Dimensionnement des portes | * Dimensionnement des portes | ||
Ligne 21: | Ligne 23: | ||
\\ | \\ | ||
**Partie 2 : | **Partie 2 : | ||
+ | {{ : | ||
* Flot de conception d’un circuit intégré | * Flot de conception d’un circuit intégré | ||
* Modèle du transistor MOS | * Modèle du transistor MOS |