Différences

Ci-dessous, les différences entre deux révisions de la page.

--- mne-a [2014/06/24 14:48]
garrigues
+++ mne-a [2020/10/21 11:27] (Version actuelle)
@@ Ligne 1: / Ligne 1: @@
-[[mne-a_trad|{{ :drapeau-anglais.jpg?nolink&50|}}]]\\
+[[mne-a_trad|{{ :drapeau-anglais.jpg?nolink&25|}}]]\\
-==== Conception de circuits intégrés & outils CAO associés ====
+==== Architectures analogique et numérique dans les circuits intégrés====
 ----
 ----
@@ Ligne 7: / Ligne 7: @@
 === Objectifs de l'enseignement ===
 \\
-Connaître le monde de la conception micro-électronique et l’outil professionnel de conception de circuits intégrés CADENCE (outil utilisé par de nombreux designers)
+{{ :cmos_nand.png?200|}}
+Acquérir les bases de la conception d’un circuit intégré analogique.
+Etude, conception et dimensionnement d'une bibliothèque de cellules logiques pré-caractérisées en technologie CMOS.
 === Programme ===
 \\
 **Partie 1 : Architectures numériques de base** (10H) \\
-Etude, conception et dimensionnement d'une bibliothèque de cellules logiques pré-caractérisées en technologie CMOS
+  * Architectures des cellules numériques de base
+  * Dimensionnement des portes
+  * Caractéristiques électriques et temporelles
+  * Dessin des masques.
 \\
 \\
-**Partie 2 : Mise en œuvre des outils CAO** (20H) \\
+**Partie 2 :Architectures analogiques de base (15H00) **
-Application de la méthodologie top-down / bottom-up pour la conception d'un système intégré mixte en utilisant l'outil de CAO Cadence :
+{{ :archi_ana_m2_mne_.jpg?300|}}
-  * Conception analogique au niveau transistor
+  * Flot de conception d’un circuit intégré
-  * Conception logique à partir de cellules standards
+  * Modèle du transistor MOS
-  * Synthèse logique
+  * Etages de base à un transistor
-  * Simulation circuit, logico-temporelle et mixte
+  * Etages à plusieurs transistors : étage de gain, étage différentiel
-  * Dessin des masques (DRC, LVS)
+  * Compensation Miller d’un amplificateur à deux étages
+  * Jeu d’équations de conception d’un amplificateur opérationnel à deux étages à compensation Miller (OTA-Miller)
-Lors des TP (machine), certains sous-ensembles clés (amplificateur, circuit numérique de compensation du B0 de l’IRM…) de la sonde à effet Hall 3D compatible IRM, (préalablement étudiée et dimensionnée du point de vue théorique dans l’UE3 de la 3A TIC-santé TI), seront conçus.
+  * Exemple de dimensionnement d’un OTA-Miller
 \\
+==Applications ==
 \\
-  * Exemple de layout (= masque du circuit intégré silicium qui sera envoyé en fonderie pour réalisation) conçu sur l’outil CADENCE:
+  - Conception de blocs fonctionnels analogiques
-{{ :layout.jpg?nolink&500 |}}
+  - Amplificateur opérationnel
+  - Développement des blocs numérique de base.
 \\
-  * Exemple de la schematic (= schéma électrique automatiquement généré par CADENCE) associée, et qui permettra au designer de simuler le circuit intégré réalisé (layout), de vérifier et d’optimiser ses performances:
+==Compétences acquises : ==
-{{ :schematic.jpg?direct&500 |}}
+\\
+  * Maîtrise du flot de conception d’un circuit intégré analogique
+  * Maîtrise des caractéristiques d’un amplificateur opérationnel
+  * Etre capable de concevoir au niveau transistor un amplificateur opérationnel à deux 2 étages à compensation Miller
+  * Conception et dimensionnement d'une bibliothèque de cellules numériques du schéma au dessin des masques.
+MISE À JOUR mai 2015
 \\
 \\
+Retourner au [[Master MNE]]
 Retourner à [[Parcours Thérapeutiques Innovantes|Option Thérapeutiques Innovantes]] \\
-Retourner à [[Formation]]
 \\ \\

Technologies de l’Information pour la Santé

Outils pour utilisateurs

Outils du site

Différences

Outils de la page